电子封装的技术范文
发布时间：2023-09-27 10:04:37
导语：想要提升您的写作水平，创作出令人难忘的文章？我们精心为您整理的13篇电子封装的技术范例，将为您的写作提供有力的支持和灵感！
篇1
一、微电子三级封装
谈到微电子封装，首先我们要叙述一下三级封装的概念。一般说来，微电子封装分为三级。所谓一级封装就是在半导体圆片裂片以后，将一个或多个集成电路芯片用适宜的封装形式封装起来，并使芯片的焊区与封装的外引脚用引线键合(WB)、载带自动键合(TAB)和倒装芯片键合(FCB)连接起来，使之成为有实用功能的电子元器件或组件。一级封装包括单芯片组件(SCM)和多芯片组件(MCM)两大类，也称芯片级封装。二级封装就是将一级微电子封装产品连同无源元件一同安装到印制板或其它基板上，成为部件或整机，也称板级封装。三级封装就是将二级封装的产品通过选层、互连插座或柔性电路板与母板连结起来，形成三维立体封装，构成完整的整机系统，也称系统级封装。所谓微电子封装是个整体的概念，包括了从一极封装到三极封装的全部技术内容。在国际上，微电子封装是一个很广泛的概念，包含组装和封装的多项内容。微电子封装所包含的范围应包括单芯片封装(SCM)设计和制造、多芯片封装(MCM)设计和制造、芯片后封装工艺、各种封装基板设计和制造、芯片互连与组装、封装总体电性能、机械性能、热性能和可靠性设计、封装材料、封装工模夹具以及绿色封装等多项内容。
二、微电子封装技术的发展
(一)焊球阵列封装(BGA)
BGA主要有四种基本类型：PBGA、CBGA、CCGA和TBGA，一般都是在封装体的底部连接着作为I/O引出端的焊球阵列。这些封装的焊球阵列典型的间距为1.0mm、1.27mm、1.5mm，焊球的铅锡组份常见的主要有63Sn/37Pb和90Pb/10Sn两种，焊球的直径由于目前没有这方面相应的标准而各个公司不尽相同。从BGA的组装技术方面来看，BGA有着比QFP器件更优越的特点，其主要体现在BGA器件对于贴装精度的要求不太严格，理论上讲，在焊接回流过程中，即使焊球相对于焊盘的偏移量达50%之多，也会由于焊料的表面张力作用而使器件位置得以自动校正，这种情况经实验证明是相当明显的。其次，BGA不再存在类似QFP之类器件的引脚变形问题，而且BGA还具有相对QFP等器件较良好的共面性，其引出端间距与QFP相比要大得多，可以明显减少因焊膏印刷缺陷导致焊点“桥接”的问题;另外，BGA还有良好的电性能和热特性，以及较高的互联密度。BGA的主要缺点在于焊点的检测和返修都比较困难，对焊点的可靠性要求比较严格，使得BGA器件在很多领域的应用中受到限制。
(二)芯片尺寸封装(CSP)
CSP的定义是LSI芯片封装面积小于或等于LSI芯面积的20%的封装称为CSP。
由于许多CSP采用BGA的形式，所以最近两年封装界权威人士认为焊球节距大于等于1mm的为BGA，小于1mm的为CSP。由于CSP具有更突出的优点①近似芯片尺寸的超小型封装②保护裸芯片③电、热性优良④封装密度高⑤便于测试和老化⑥便于焊接、安装和修整更换。由于CSP正在处于蓬勃发展阶段，因此，它的种类有限多如刚性基板CSP柔性基板CSP、引线框架型CSP、微小模塑型CSP、焊区阵列CSP、微型BGA、凸点芯片载体(BCC)、QFN型CSP、芯片迭层型CSP和圆片级CSP(WLCSP)等.CSP的引脚节距一般在1.0mm以下，有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm和0.25mm等。
(三)系统封装(SIP)
实现电子整机系统的功能，通常有两个途径。一种是系统级芯片(SystemonChip)，简称SOC。即在单一的芯片上实现电子整机系统的功能;另一种是系统级封装(Systeminpackage)，简称SIP。即通过封装来实现整机系统的功能。从学术上讲，这是两条技术路线，就象单片集成电路和混合集成电路一样，各有各的优势，各有各的应用市场。在技术上和应用上都是相互补充的关系，作者认为，SOC应主要用于应用周期较长的高性能产品，而SIP主要用于应用周期较短的消费类产品。
SIP是使用成熟的组装和互连技术，把各种集成电路如CMOS电路、GaAs电路、SiGe电路或者光电子器件、MEMS器件以及各类无源元件如电容、电感等集成到一个封装体内，实现整机系统的功能。主要的优点包括①采用现有商用元器件，制造成本较低②产品进人市场的周期短③无论设计和工艺，有较大的灵活性④把不同类型的电路和元件集成在一起，相对容易实现。美国佐治亚理工学院PRC研究开发的单级集成模块简称SLIM，就是SIP的典型代表，该项目完成后，在封装效率、性能和可靠性方面提高10倍，尺寸和成本较大下降。到2010年预期达到的目标包括热密度达到100W/cm2;元件密度达到5000/cm2;I/O密度达到3000/cm2.
尽管SIP还是一种新技术，目前尚不成熟，但仍然是一个有发展前景的技术，尤其在中国，可能是一个发展整机系统的捷径。
三、思考
面对世界蓬勃发展的微电子封装形势，分析我国目前的现状，我们必须深思一些问题。
(一)微电子封装与电子产品密不可分，已经成为制约电子产品乃至系统发展的核心技术，是电子行业先进制造技术之一，谁掌握了它，谁就将掌握电子产品和系统的未来。
(二)微电子封装必须与时俱进才能发展。国际微电子封装的历史证明了这一点。我国微电子封装如何与时俱进当务之急是研究我国微电子封装的发展战略，制订发展规划。二是优化我国微电子封装的科研生产体系。三是积极倡导和大力发展属于我国自主知识产权的原创技术。
(三)高度重视微电子三级封装的垂直集成。我们应该以电子系统为龙头，牵动一级、二级和三级封装，方能占领市场，提高经济效益，不断发展。我们曾倡议把手机和雷达作为技术平台发展我国的微电子封装，就是出于这种考虑。
篇2
一、微电子封装的发展历程
IC封装的引线和安装类型有很多种，按封装安装到电路板上的方式可分为通孔插入式（TH）和表面安装式（SM），或按引线在封装上的具体排列分为成列、四边引出或面阵排列。微电子封装的发展历程可分为三个阶段：第一阶段：上世纪70 年代以插装型封装为主，70 年代末期发展起来的双列直插封装技术（DIP）。第二阶段：上世纪80 年代早期引入了表面安装（SM）封装。比较成熟的类型有模塑封装的小外形（SO）和PLCC 型封装、模压陶瓷中的Cerquad、层压陶瓷中的无引线式载体（LLCC）和有引线片式载体（LDCC）。PLCC，Cerquad，LLCC和LDCC都是四周排列类封装， 其引线排列在封装的所有四边。第三阶段：上世纪90 年代， 随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI，vLSI，uLSI相继出现， 对集成电路封装要求更加严格，i/o引脚数急剧增加， 功耗也随之增大， 因此， 集成电路封装从四边引线型向平面阵列型发展，出现了球栅阵列封装（BGA），并很快成为主流产品。
二、新型微电子封装技术
（一）焊球阵列封装（BGA）
阵列封装（BGA）是世界上九十年代初发展起来的一种新型封装。BGA封装的i/o端子以圆形或柱状焊点按阵列形式分布在封装下面，BGA技术的优点是：i/o引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数减小，信号传输延迟小，使用频率大大提高；组装可用共面焊接，可靠性高。
这种BGA的突出的优点：1.电性能更好：BGA用焊球代替引线，引出路径短，减少了引脚延迟、电阻、电容和电感；2.封装密度更高；由于焊球是整个平面排列，因此对于同样面积，引脚数更高。例如边长为31mm的BGA，当焊球节距为1mm时有900只引脚，相比之下，边长为32mm，引脚节距为0.5mm的qfp只有208只引脚；3.BGA的节距为1.5mm、1.27mm、1.0mm、0.8mm、0.65mm和0.5mm，与现有的表面安装工艺和设备完全相容，安装更可靠；4.由于焊料熔化时的表面张力具有 “自对准”效应，避免了传统封装引线变形的损失，大大提高了组装成品率；5.BGA引脚牢固，转运方便；6.焊球引出形式同样适用于多芯片组件和系统封装。因此，BGA得到爆炸性的发展。BGA因基板材料不同而有塑料焊球阵列封装（pBGA），陶瓷焊球阵列封装（cBGA），载带焊球阵列封装（tBGA），带散热器焊球阵列封装（eBGA），金属焊球阵列封装（mBGA），还有倒装芯片焊球阵列封装（fcBGA）。PQFP可应用于表面安装，这是它的主要优点。
（二）芯片尺寸封装（CSP）
CSP（chip scale package）封装，是芯片级封装的意思。CSP封装最新一代的内存芯片封装技术，其技术性能又有了新的提升。CSP封CSP封装装可以让芯片面积与封装面积之比超过1：1.14，已经相当接近1：1的理想情况，绝对尺寸也仅有32平方毫米，约为普通的BGA的1/3，仅仅相当于tSOp内存芯片面积的1/6。与BGA封装相比，同等空间下CSP封装可以将存储容量提高三倍。
芯片尺寸封装（CSP）和BGA是同一时代的产物，是整机小型化、便携化的结果。LSI芯片封装面积小于或等于LSI芯片面积120%的封装称为CSP。由于许多CSP采用BGA的形式，所以最近两年封装界权威人士认为，焊球节距大于等于lmm的为BGA，小于lmm的为CSP。由于CSP具有更突出的优点：1.近似芯片尺寸的超小型封装；2.保护裸芯片；3.电、热性优良；4.封装密度高；5.便于测试和老化；6.便于焊接、安装和修整更换。
一般地CSP，都是将圆片切割成单个IC芯片后再实施后道封装的，而wlCSP则不同，它的全部或大部分工艺步骤是在已完成前工序的硅圆片上完成的，最a后将圆片直接切割成分离的独立器件。CSP封装内存芯片的中心引脚形式有效地缩短了信号的传导距离，其衰减随之减少，芯片的抗干扰、抗噪性能也能得到大幅提升。CSP技术是在电子产品的更新换代时提出来的，它的目的是在使用大芯片（芯片功能更多，性能更好，芯片更复杂）替代以前的小芯片时，其封装体占用印刷板的面积保持不变或更小。
wlCSP所涉及的关键技术除了前工序所必须的金属淀积技术、光刻技术、蚀刻技术等以外，还包括重新布线（RDL）技术和凸点制作技术。通常芯片上的引出端焊盘是排到在管芯周边的方形铝层，为了使WLP适应了SMt二级封装较宽的焊盘节距，需将这些焊盘重新分布，使这些焊盘由芯片周边排列改为芯片有源面上阵列排布，这就需要重新布线（RDL）技术。
三、微电子封装技术的发展趋势
篇3
传统文人画讲究意境，所谓诗情画意、画外之音，莫不与意境息息相关。意境美，为一种说不出道不明的朦胧美。意境的创造，是对画家聪明才华及情怀的考验。宋以来文人论画，强调多读书，多游历名山大川，其目的就是要通过这两条途径磨练塑造人的气质、胸襟、情感、趣味，使画家成为高雅的作者，方能创作出具有不凡的、美的意境的作品。早在元代时期，赵孟頫标榜“古意”，谓“若无古意，虽工无益”，从文人的审美情趣出发，提倡继承唐与北宋绘画，重视神韵，追求清新朴素的画风，反对宋代院画过分追求纤巧与形似；“石如飞白木如箱，写竹还应八分通；若有人会此，方知书画本来同”，可见，他还强调书法与绘画的关系，将书法用笔进一步引用到绘画中，加强艺术感染力。而将时间定位到民国时期，丰子恺作为中国现代装帧设计的先行者，他的观点与赵孟頫不谋而合，继承了文人画的衣钵。
丰子恺擅长在作品中表现意境，这种意境在他的众多作品中可感悟到。《人散后，一钩新月天如水》是1924年丰子恺为朱自清和俞平伯主编的期刊《我们的七月》中所配的插图，画中以疏朗的笔墨表现了上卷的竹帘、廊边的小桌、零星分布的茶壶、茶杯和一弯新月，整幅画作散发出仙境一般的闲情逸致，使观者感到无限的美感。1933年，丰子恺为《西湖漫拾》封面所做的设计极为简约，通过草草数笔的勾勒，残垣的小桥、层叠的峰峦、粼粼的波光、飘荡的小船、高悬的皓月便跃然纸上，装饰性的构图衬托出书名的雅致。丰子恺是一个拥有浓厚传统文人气质的学者，除漫画外，他在书法、散文方面也有很高的造诣，品读他设计的书籍装帧作品，可体悟到中国传统文化的意境追求。丰子恺采用了古代文人画中诗、书、画的表达形式，他的作品，运用流畅的一笔式抒情漫画，使用传统的毛笔勾勒，人物造型简单概括，同时又不失神韵，虽然很多作品并无对人物五官面貌进行细致刻画，但仅寥寥数笔，便形神兼备、活灵活现，体现出东方式的朴素典雅。如《醉里》（1928年商务印书馆初版，罗黑芷著）的封面采用左右式构图，画中描绘了一个仰坐的醉汉形象，画中人物侧仰着身子，慵懒地斜靠后方，整个人的身体呈现出135度的钝角，画中并未对人物的神情进行深入刻画，从其仰起的面庞、倾斜的身体、后置的碎发可以看出这个人已经酩酊大醉了。丰子恺寥寥数笔的体态描绘极为传神。为考虑版式的整体统一，丰子恺的设计很少直接运用花哨的印刷字体，常选择自己独特的丰式书法作为封面字体，使设计更加庄重、典雅、质朴。《云霓》这本书，丰子恺完全用字体进行设计，构图上模仿古籍的装帧式样，将书籍信息分为三组进行安排，最上方为方块状的“子恺漫画”，中间将书名云霓放大处理后呈长条状，而落款处采用名字的缩写“TK”呈印章状，最终勾勒出长方形框，将信息全部收纳其中，古朴典雅、简洁清晰。
丰子恺的书籍装帧艺术中流露着诗画般的意境，不断散发出云卷云舒的淡定从容，这是他文人心境的一种体现。中国古代文人讲究内在美的锤炼，渊博的学识、高贵的品格、丰富的生活阅历方能铸造真知灼见。丰子恺总是采用言简意赅却具有传统韵味的线条表现他对书籍装帧艺术的理解。《踪迹》是朱自清的诗与散文集，由丰子恺设计的封面中，一张窄幅的竖幅海景图，斜着的几朵白云跳出画面，两只海鸥沿着海平面低飞，层层浪花错落有致，处处彰显着纯净、柔软与平和，整个页面布局紧密，将视觉中心放在页面的右侧，区区尺幅却情韵深厚，这种风格一直延续在他的艺术生涯中，以至于观者一接触到他的作品，便被其中的淡定从容所感染，有时忽略了他作品中提出的尖锐的社会问题。
文人画自元代以来成为中国画坛的主流形态，然而随着民族意识的高涨，不少文化先驱，如鲁迅在其言论与著作中对写意的文人画多有批评，原因很复杂，主要因为这一时期的社会形态需要带有启蒙作用、与社会生活密切相联系的美术。相对来说，传统文人画在直接反映现实生活方面显得有些“无能为力”。二三十年代的进步文坛普遍要求作品反映时代性与战斗性，一向温和的丰子恺也将题材扩大到了现实生活的层面，表现出强烈的爱与憎。品味他的封面、插画、扉页与题画作品，常会在不经意间读到生活中的众生百态、饥饱寒苦，也许这正是处于风雨飘摇的年代文人们寄情于画抒发愤懑的一种方式。1926年，《中国青年》5月刊邀丰子恺为“五卅纪念专号”设计封面，丰子恺在画面中央画出一座被云雾环绕的宝塔，塔顶射入了一支箭，这幅画源自唐朝射塔矢志的故事，寓意革命青年铭记悲痛，号召有为青年为了民族的解放立志发奋图强，具有浓厚的爱国主义情怀。同样，在之后的6月刊上，丰子恺描绘了一个小小少儿郎骑着战马奔赴战场的形象，处处体现作为新时期知识分子对国家命运的牵挂。对于那些生活在战乱时代的青年人来说，这类题材无疑起到了及时宣传和鼓动的重要作用。
丰子恺用装饰性构图和漫画的笔法装饰书籍，继承了文人画的写意性与抒情性，其作品中充满了文人士大夫的精神境界与审美情趣。更难能可贵的是，丰子恺将社会生活的题材也纳入了书籍装帧艺术中，使他的作品更具有时代风貌与生活趣味，增加了传统文化的魅力。
参考文献：
[1]中央美术学院教研室.中国美术简史[M].北京：高等教育出版社，1990.
[2]吴浩然.丰子恺装帧艺术选[M].济南：齐鲁书社，2010.
[3]邵大箴.艺术格调[M].济南：山东美术出版社，2002.
[4]葛路.中国绘画美学范畴体系[M].北京：北京大学出版社，2009.
[5]吕澎.20世纪中国艺术史[M].北京：北京大学出版社，2009.
篇4
2国际微电子封装情况
国际上，近几年微电子封装得到了爆炸性的发展其中一个突出特点是从周边封装向面阵列封装发展据JapanAssemblyandPackagingRoadmap报道，一般地说，8(%的封装是常规的封装，如DIP和QFP但预测表明，最近五年内，15%的封装是PGA，BGA和LGA;2物的封装是芯片尺寸封装(CSP)也就是说五年内，常规封装将减少到60%，而面阵列封装将増加到40%,这是一个突出的变化表1示出了各种封装的増长情况[1]。下面分别叙述近几年发展最快的几种新型的封装2.1焊球阵列封装焊球阵列封装(BGABallGridArray)是90年代初发展起来的一种新型封装由于这种BGA的电性能更好，管脚数更高，节距更小，组装面积更小，且组装定位方便和运输可靠，而得到爆炸性的发展基本种类有陶瓷BGA(CBGA)、塑料BGA(PBGA)、金属BGA(MBGA)和载带式BGA(TBGA)随着焊球节距的逐渐减小，又发展出新的微型BGA屮BGA)和倒装焊BGA(FCBGA)例如IBM的一种高性能载体(HFCC)就是一种PBGA[1]，尺寸42.5mm2,有1657个焊球，焊球节距为1.0mm，日本NEC开发出1000只焊球的TBGA美国富士通微电子公司己开发出有2000I/O的FCBGA产品，46mm2,节距1mm，采用玻璃陶瓷衬底。美国Intel奔腾机己用PBGA取代CPGA，韩国三星电子公司把TBGA用于8MbSRAM而且，值得注意的是，其它一些主要的封装如倒装焊(FC)芯片尺寸封装(CSP)和多芯片组件(MCM)等大都采取BGA的引出形式，因此使BGA的应用十分广泛。从表1也可以看出，近五年，CBGA年均増长24.5%，PBGA年均増长2&1%。图1示出了2.2芯片尺寸封装芯片尺寸封装(CSPChipScalePackage)和BGA是同一时代的产物，是整机小型化便携化的结果由于它具有更突出的优点：①近似芯片尺寸的超小型封装;②保护裸芯片;③便于焊接、安装和修整更换;④便于测试和老化;⑤电热性优良。因此，90年代中期得到大跨度的发展从表1可以看出，1997~2002年，CSP的年増长率达102.%，是发展最快的封装会议的热点开始，它的定义为芯片面积与封装面积之比大于80%的封装由于许多CSP采用BGA的形式，所以最近有权威人士认为[2]，焊球节距大于等于1mm的为BGA，小于1mm的为CSP例如日本新光和美国Tessera共冋开发的iuBGA~CSP，Motorola公司的SLICC(SlightlyLargerThanICCarrier)，Amkor/Anam的FlexBGA，Toshiba的P-FBGA等都是CSP不同类型。美国富士通微电子公司己把CSP用于各种DRAM封装[3]，外型尺寸为6.4mm<10.1mnK1mm，焊球节距为0.65mm，分别有60，74和85只焊球，从而使存储器进一步小型化日本松下公司把169只焊球的CSP用于电子笔记本，并形成规模生产。目前一些著名公司如Tessrea正大力从事芯片级的CSP研究和生产，以进一步降低CSP的成本而且，为进一步提高密度，CSP也在向迭层CSP发展■德国夏普公司最近研制成功第一个三片迭层的CSP，采用特别薄的Si晶片和引线键合工艺，1998年8月开始批量生产，预计2000年有望达到100万件月。图2示出了几种CSP封装2.3微电子机械系统封装
微电子机械系统(MEMS)类似微电子，是一门崭新的技术，它研究的主要内容是微结构微型传感器微型执行器微型机器和系统近些年来得到迅速发展，广泛用于航天、汽车电子、生物和机械工业，其发展势头不亚于当年的微电子。与之相配套的封装当然也发展较快MEMS涉及领域很广，如微压力传感器微加速度计、压敏、气敏、光敏、热敏、磁敏等传感器，以及陀螺仪、显微机械和微型马达等等因此封装也是五花八门封装的作用在于充分免不必要的外部干扰，能将器件与环境隔开，封装的体积应当越小越好。目前封装还没有现行的工业标准一种封装的开发往往需要系统设计、MEMS设计、电路设计和封装设计的密切合作方能成功。封装方法主要有两种：一种是将传感器执行器及外围元件集成在同一Si片上，类似ASIC;另一种是将执行器等外围元件做成一个ASIC，再与传感器组装在一起由于MEMS—般都是和集成电路一起应用，因此现在一般是在原来集成电路封装形式如陶瓷封装(DIEFPLCCC)金属封装、金属陶瓷封装以及多芯片组件(MCM)等的基础上适当改进，而达到一些特殊要求(气密、真空、液体转动等)，随着MEMS的飞速发展，封装会逐渐发展成独立一族示出了几种MEMS封装的例子。
国外公司报道这类消息的不少，如美国Microsensoi公司的MEMS陀螺仪己开发出来，它改变了惯性感测的发展方向。封装后的MEMS陀螺仪只有24mm2,与5mm2的ASIC一起应用，工作电压为4.25-5.25V，感测的旋转角速度范围为±60度/s，灵敏度为26mV/度/s，带宽7Hz，可抗150Cg的震动，并在-40~85C环境下工作美国模拟器件公司向市场提供全集成化的微机械加速度计ADXL50,采用^BiCMOS工艺，标准IC工艺，传感器量程为50g，工作电压24V，采用圆形陶瓷封装，耐高温和耐机械振动，同时耐酸碱腐蚀，可以作为汽车气胎控制器1996年10月，德国美因茨显微技术研究所宣布采用LIGA技术制成大小不及一个铅笔尖的电磁电动机，整个电机的直径约为1mm，厚为1.9mm，齿轮厚度相当于人的头发丝，电动机重量0.1g，每分钟转动10万次，采用圆筒由于MEMS的种类和功能很多，所以MEMS封装的种类和功能也很多总之，MEMS专家普遍认为，MEMS封装成本占MEMS的很大比重，而且，封装技术可能是MEMS制造技术中的瓶颈，必须抓紧研究开发。
2.4三维封装
为了进一步提高系统的组装密度，减小体积和増加功能，在二维(2D)组装密度己达理论上最大值的情况下，微电子封装必然从两维向三维(3D)发展发展3D封装实现系统集成的技术途径有二:一是半导体单片集成技术;二是3D多芯片组件技术(3DMCM)结构类型目前有三种：第一种是埋置型3DMCM:在多层基板底层埋置IC芯片，顶层组装IC芯片，其间高密度互连;第二种是有源基板型3DMCM:在Si或GaAs衬底上制造多层布线和多种集成电路，顶层组装模拟IC芯片和其它元器件;第三种是叠层型的3DMCM:即把多个二维封装实行叠装、互连，把2D封装组装成3D封装结构，示于图4[4]叠装的方法有三种，如用超薄SOP封装类型(UTSOP)表面垂直叠装型(SVP)和小外型C型引线叠装型(SOC)等另外叠层法适用各种场合，可用于裸芯片的叠层，封装好芯片的叠层，MCM的叠层和半导体圆片的叠层，见图5[5]例如美国GE公司推出的3D宇航存储器多芯片组件(HCSM-1)包含有4个2D多层基板，每个基板装有20个1MbSRAM，12个逻辑IC芯片，5个电阻和8个电容，3DMCM的尺寸为2.2inX2.2in<0.3in，内含80个SRAMIC芯片和160个元件。3DMCM都通过了初步的可靠性
试验，包括热冲击试验(100次，从液氮温度到125C)，温度循环试验(300次，-65~150°C)以及85C热水浸泡22h，性能均正常美国Honeywell公司米用A1N多层基板技术研制了宇宙飞船计算机用三维存储器多芯片组件和处理器组件。该三维结构的上部组件是两个双面组装的存储器组件，每面内含8个8KX勃发展的微电子封装形势催动下，在我国各级政府的大力支持和广大科技人员的艰苦努力下，国内微电子封装也取得了许多可喜的进步，集中表现在如下几个方面3.1.1学术活动积极开展由信息产业部主持在上海举行Semicon会。研讨会上，微电子封装涉及到芯片尺寸封装(CSP)焊球阵列封装(BGA)凸点制作和微波功率器件封装等1999年底由中国电子学会电子封装专业委员会、信息产业部电子科学研究院和复旦大学联合举办了海峡两岸香港特区及新加坡电子封装相关产业研讨会自从电子学会电子封装专业委员会1996年成立以来，己举行两届中国国际电子封装研讨会。这些学术活动必将促进与国外电子封装界的技术
3.1.2科研成果屡屡告捷
“九五”国家重点科技攻关项目将于2000年结束验收，大部分科研工作己提前或接近完成高密度封装产品PGA257PGA224QFP244SSOP32PQFP80-100TPQFP601C卡封装及相关的引线框架、插座均己达到设计定型水平，并开展了高密度封装生产工艺、陶瓷封装技术MCM-CMCM-DBGA和倒扣封装技术等多项技术攻关。使用这些封装的高性能集成电路相继设计定型另外使用我国自行开发的几种金属陶瓷封装的微波功率器件己经设计定型，并小批量用于我国的重点工程上至于MEMS封装，在我国刚刚开始，但进展喜人北京大学设立了MEMS国家重点试验室，清华大学也有相应的机构研究MEMS器件信息产业部电子十三所正在研究开发MEMS器件和封装，其中微机械热对流加速度计己经开发出来，其灵敏度为0.1V/g，分辨率可达1mg，量程大于75g，工作带宽50Hz，其中量程的测量是在离心机上进行的，在离心机最大输出75g时，加速度计仍能正常工作[6]。封装采用的是金属陶瓷封装十三所与清华大学合作，也己开发出梳齿电容式微机械加速度计十三所与东南大学合作己开发出微陀螺仪样品，漂移精度达到300度小时3.1.3生产形势十分喜人经过我国多年的科技攻关，经过广大科技人员的奋力拼搏，科研成果逐步转变成为产业化的规模如南通富士通微电子公司己形成年产SSOP14-30产品500万只，PQFP(>80pin)年生产能力300万只，PQFP(<80pin)年产2400万只。国营749厂SOP系列产品月产1000万只。经过科技攻关的IC卡封装己累计生产1500万块以上，封装成品率大于98%据中国计算机信息中心统计，集成电路封装30家，1999年完成41.5亿块的产量
3.1.4封装技改项目纷纷验收
国家工业性试验项目“LSI高密度封装工业性试验基地”信息产业部电子十三所和福建交流，为我国微电子封装发展铺路搭桥。闽航电子器件公司南北基地均己验收通过，宜兴电子器件总厂的多层陶瓷军标线也己通过认证，都己开始正常运行，这将对今后我国微电子封装的发展产生影响。
3.2发展趋势
3.2.1微电子封装向小型化微型化和表面贴装化发展
90年代是电子元器件向表面贴装化全面推进的年代，随着信息产业和移动通讯的发展，要求电子元器件向小型化微型化和表面贴装化发展而这一点主要是靠封装的小型化、微型化和表面贴装化来实现的，因此给微电子封装带来了极好的机遇■据AliedBusinessIntelligenceInc.预测，2000年的晶体振荡器封装的世界需求量在60亿只左右据我国权威人士预计，2000年我国晶振封装需求在1.24亿只，主要用途在手机和汽车电子等领域
3.2.2对大规模集成电路高密度封装的需求量有较大增长
经过我国微电子行业多年的技术改造和引进消化吸收国外先进技术，经过国有大中企业的改革重组，大规模集成电路封装出现了很好的势头，对高密度封装的需求量不断増长，对PQFP80以上的需求量超过500万只，对CPGA84以上封装的需求超过3万只，对SSOP28-32的封装需求量超过1000万只。这给我国微电子封装的发展注入了生机和活力3.2.3对一些国家重点工程所需的高性能的封装产品，需求十分迫切科索沃战争给予了我们深刻的启迪，我国必须坚定地发展我国国防，加速国防现代化的步伐，要发展我们自己的“杀手锏”武器。在这种情况下，军用装备纷纷要求国产化，而这些装备系统的国产化需要高可靠高性能的军用电子元器件，因此对与之相配套的封装的需求十分迫切PGADIP等陶瓷封装对微波功率器件所用的金属陶瓷封装的需求量超过几十万到100万，而且对封装性能和可靠性要求十分苛刻，这对我国微电子封装的发展既是机遇，也是挑战
①国家应把握世界爆炸发展微电子封装的机遇，统一计划，统一布局，集中投资，建立和加强电子封装技术研究开发中心的建设，使其担负起全行业封装共性技术研究、高难度高水平封装开发和跟踪世界新型封装技术的任务，逐步从根本上改变我国封装的落后面貌。
篇5
1.引言
封装技术是一种将集成电路用塑料、陶瓷或玻璃等材料包装的技术。以CPU为例，我们实际看到的体积和外观并不是真正的内存的大小和面貌，而是内存芯片经过封装后的产品。因为芯片必须与外界隔离，以防止空气中的杂质对芯片电路进行腐蚀造成电气性能下降。此外，封装后的芯片更便于安装和运输。封装技术的好坏还直接影响到芯片性能的好坏和与之连接的PCB(印制电路板)的设计和制造，所以说它是至关重要的。
由于现在处理器芯片的内频越来越高，功能越来越强，引脚数越来越多，封装的外形也不断在改变。电子产品向便携式、小型化、网络化和多媒体化方向发展的市场需求对封装技术提出了更加严格的需求，集成电路封装技术正在不断的发展。
2.IC封装的现状
2.1 现阶段较广泛应用的集成电路封装
2.1.1 DIP双列直插式封装
DIP封装是最普及的插装型封装，适用于中小规模集成电路(IC)，其引脚数一般不超过100个。采用DIP封装的芯片有两排引脚，需要插入到具有DIP结构的芯片插座上，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装具有以下特点：
①适合在PCB上穿孔安装，操作方便；②比TO型封装易于对PCB布线；③芯片面积与封装面积之间的比值比较大，故体积也比较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache)和早期的内存芯片也是这种封装形式。
2.1.2 PLCC塑料有引脚片式载体封装
PLCC封装属于表面贴装型封装。PLCC是一种塑料有引脚的片式载体封装，引脚从封装的四个侧面引出，呈丁字形，采用片式载体是有时在系统中需要更换集成电路，因而先将芯片封装在一种载体(carrier)内，然后将载体插入插座内，载体和插座通过硬接触而导通的。这样在需要时，只要在插座上取下载体就可方便地更换另一载体。PLCC封装主要用于高速，高频集成电路封装。
2.1.3 QFP/PFP方形扁平式/扁组件式封装
QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数常在100个以上。此形式封装的芯片必须采用SMT（表面安装设备技术）将芯片与主板焊接起来。采用SMT安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。引脚端子从封装的两个侧面引出，呈L字形，引脚可达300脚以上。
PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：
①适于SMT表面安装技术在PCB电路板上安装布线，操作方便，可靠性高；②芯片面积与封装面积之间的比值较小；③封装外形尺寸小，寄生参数小，适合高频应用；④引脚从直插式改为了欧翼型，引脚间距可更密，引脚宽度可更细。
Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
2.2 现阶段较先进的集成电路封装
2.2.1 BGA球栅阵列式封装
BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。BGA是表面贴装型封装的一种，在PCB的背面布置二维阵列的球形端子，而不采用针脚引脚。引脚可超过200，是多引脚大规模集成电路(LSI)常用的一种封装。BGA封装具有以下特点：
①I/O引脚数虽然增多，但引脚间距远大于QFP，故提高了组装成品率；②功耗虽增加，但BGA能用可控塌陷芯片法焊接，故可改善它的电热性能；③厚度比QFP减少约1/2，重量减轻约3/4；④信号传输延迟小，使用频率大大提高；⑤组装可用共面焊接，可靠性高；⑥占用基板面积过大。
2.2.2 CSP芯片尺寸封装
随着全球电子产品个性化、小型化和便携化的需求，出现了CSP芯片尺寸封装。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。CSP封装具有以下特点：
①近似芯片尺寸的超小型封装；②保护裸芯片；③满足了LSI芯片引出脚不断增加的需要；④电、热性能优良；⑤解决了IC裸芯片不能进行交流参数测试和老化筛选的问题；⑥便于焊接、安装和修整更换。
目前日本有多家公司生产CSP，而且正越来越多地应用于移动电话、数码录像机、笔记本电脑等产品上。从CSP近几年的发展趋势来看，CSP将取代QFP成为高I/O端子IC封装的主流。
2.2.3 MCM多芯片模块系统封装
为了解决单一芯片集成度低和功能不够完善的问题，把多个高集成度、高性能、高可靠性的芯片，在高密度多层互联基板上用SMT技术组成多种多样的电子模块系统，从而出现MCM多芯片模块系统。MCM的特点有：
①封装延迟时间缩小，易于实现组件高速化；②缩小整机或组件封装尺寸和重量，通常体积减小约1/4，重量减轻约1/3；③可靠性大大提高。
目前MCM已经成功地用于大型通用计算机和超级巨型机中，今后将用于工作站、个人计算机、医用电子设备和汽车电子设备等领域。
3.国内外封装技术比较
我国的封装技术比较落后，目前仍然停留在PDIP、PSOP、PQFP、PLCC、PGA等较为低档产品的封装上。国外的封装早就已经规模化生产，在国内封装企业主要集中在长三角的合资或国外独资企业，没有一家企业位能独立进行批量生产，其根本原因是政府的政策不够完善，我们的观念、技术和管理与国外还存在很大差距。其具体原因有：
①封装技术研发环境欠佳，可操作性不够强；
②封装设备相对落后，材料性能的落后，而且质量不稳定；
③封装设备维护保养能力不足，缺少有经验的维修工程师，而且可靠性实验设备不齐全，测试手段不足；
④国内封装企业普遍规模较小，从事低端产品生产的居多，可持续发展能力不强，缺乏向高端产品封装技术发展的技术和资金；
⑤掌握封装技术专业人才相对短缺、缺少正规的培训人才的途径和手段；
⑥缺少团队精神，缺乏现代企业管理的机制和理念；
⑦政府的政策导向不够明确，现有机制不够灵活，产业结构没得到很好调整。
4.IC封装的发展趋势
在过去几十年里，为适应集成电路向小型化、高速化、高频化、大功率发展的需要，集成电路封装技术得到了不断的提高和改进，朝着小尺寸、多I/O、高密度、高可靠性、高散热能力、自动化组装的方向发展。
就芯片水平来看，二十一世纪的封装技术发展将呈现以下趋势：
①单芯片向多芯片发展。为了适应多功能化需要，多芯片封装成为发展潮流，采用两芯片重叠，三芯片重叠或多芯片叠装构成存储器模块等方式，以满足系统功能的需要。
②平面封装(MCM)向立体封装(3D)发展。伴随着芯片体积的增加导致封装出来的产品面积也会明显增加，在现有技术条件和有限的空间内，如何进一步提高晶体管的密度，必然在二维平面封装（MCM）的基础上向Z方向发展，即实现3D封装。3D封装可实现超大容量存储，不但使电子产品密度更高，也使其功能更多，传输速度更快，性能更好，可靠性更好，还有可能降低价格。
③为适应市场快速增长的以手机、笔记本电脑、平板显示等为代表的便携式电子产品的需求，IC封装正在向着微型化、薄型化、不对称化、低成本化方向发展。
④为了适应绿色环保的需要，IC封装正向无铅化、无溴阻燃化、无毒低毒化方向快速发展。
电子产品高性能、多功能、小型化、便携式的趋势，不但对集成电路的性能要求在不断提升，而且对电子封装密度有了更高的要求。随着时间的推移，封装会有越来越多的改进，性价比将得到进一步的提高，由于其灵活性和优异的性能，封装有着广泛的前景。我们应该加强封装技术的研究，把我国的封装技术水平进一步提高，为我国电子工业作出更大的贡献。
参考文献
[1]李枚.微电子封装技术的发展与展望[J].半导体杂志,2000,25(2):32-36．
篇6
DOI： 10.3969/j.issn.1005-5517.2013.1.010
目前大部分集成电路均采用平面封装形式，即在同一个平面内集成单个芯片的封装技术。由于受到面积的限制难以在同一平面上集成多个芯片。所谓立体封装是一项近几年来新兴的一种集成电路封装技术，突破了传统的平面封装的概念；它是在三维立体空间内实现单个封装体内堆叠多个芯片（已封装芯片或裸片）的封装技术（如图1所示）。近些年来随着微电子技术、计算机技术的迅猛发展，嵌入式计算机系统在各类系统级电子产品中得以广泛应用。各类移动设备、手持设备、民用电子产品的操作和控制越来越依赖于嵌入式计算机系统，而且要求系统不仅具有较高的性能，而且还要具有占用空间小、低功耗等特点。这就给嵌入式计算机系统提出了更高的要求。SIP立体封装芯片由于其集成度高，占用空间小，功耗低等特点，在未来的电子设备中将得到越来越广泛的应用。
立体封装芯片的主要特点
（1）集成密度高，可实现存储容量的倍增，组装效率可达200%以上；它使单个封装体内可以堆叠多个芯片，可以实现存储容量的倍增，比如对SRAM、SDRAM、FLASH、EEPROM进行堆叠，可以使存储容量提高8～10倍；
（2）单体内可实现不同类型的芯片堆叠，从而形成具有不同功能的高性能系统级芯片，比如将CPU、SRAM、FLASH等芯片经立体封装后，形成一个小型计算机机系统，从而形成系统芯片（SIP）封装新思路；
（3）芯片间的互连线路显著缩短，信号传输得更快且所受干扰更小；提高了芯片的性能，并降低了功耗；
（4）大幅度的节省PCB占用面积，可以使产品体积大幅度缩小；
（5）该技术可以对基于晶圆级立体封装的芯片进行再一次立体封装，其组装效率可随着被封装芯片的密度增长而增长，因此是一项极具发展潜力而且似乎不会过时的技术。
立体封装芯片技术发展状况
随着IC器件尺寸不断缩小和运算速度的不断提高，封装技术已成为极为关键的技术。封装形式的优劣已影响到IC器件的频率、功耗、复杂性、可靠性和单位成本。集成电路封装的发展，一直是伴随着封装芯片的功能和元件数的增加而呈递进式发展。封装技术已经经历了多次变迁，从DIP、SOP、QFP、MLF、MCM、BGA到CSP、SIP，技术指标越来越先进。封装技术的发展已从连接、组装等一般性生产技术逐步演变为实现高度多样化电子信息设备的一个关键技术。目前封装的热点技术为高功率发光器件封装技术、低成本高效率图像芯片封装技术、芯片凸点和倒装技术、高可靠低成本封装技术、BGA基板封装技术、MCM多芯片组件封装技术、四边无引脚封装技术、CSP封装技术、SIP封装技术等。
立体封装被业界普遍看好，立体封装的代表产品是系统级封装（SIP）。SIP实际上就是一系统级的多芯片封装，它是将多个芯片和可能的无源元件集成在同一封装内，形成具有系统功能的模块，因而可以实现较高的性能密度、更高的集成度、更低的成本和更大的灵活性。立体封装技术是目前封装业的热点和发展趋势。
控制系统的设计人员所面临的挑战是如何能实现高性能、高可靠、小型化，希望所采用的新一代器件能比前一代产品的尺寸更小、同时拥有更多、更强的功能。半导体业界正在这一领域努力，希望在进一步提高器件功能的同时，获得更小尺寸的器件封装结构，同时又能维持、甚至降低器件的整体成本。实践证明，三维集成的成本要比对芯片进行持续缩小的工程成本要低，因此，立体封装是实现设备小型化的理想技术途径，这是驱动立体封装技术发展的主要因素。
立体封装主要有三种类型，即埋置型立体封装、有源基板型立体封装、和叠层型立体封装。当前，实现这三类立体封装主要有三种途径：一种是在各类基板内或多层布线介质层中“埋置”R、C 或IC 等元器件，最上层再贴装SMC 和SMD 来实现立体封装，这种结构称为埋置型立体封装；第二种是在硅圆片规模集成（WSI）后的有源基板上再实行多层布线，最上层再贴装SMC 和SMD，从而构成立体封装，这种结构称为有源基板型立体封装；第三种是在平面封装的基础上，把多个裸芯片、封装芯片、多芯片组件甚至圆片进行叠层互连，构成立体封装，这种结构称作叠层型立体封装。目前只有第三种方式进入了实用阶段，而且掌握第三种立体封装技术的公司很有限，国外主要是法国3D PLUS公司、美国VCI公司，国内仅有江苏长电公司和珠海欧比特公司。
立体封装技术其核心是要在有限的空间内合理解决芯片之间的互连问题，目前叠层型立体封装的主要互连技术有以下三种方式：
（1）在采用晶圆（裸片）堆叠放置的封装方式时，目前所用的互连技术是在焊区间使用引线键合的方法。随着芯片尺寸的缩小，引线键合方法受到了空间的限制，这主要是由于键合引线数量和密度，或是重叠式芯片制造而引起的。而键合引线的密度也会导致传输上的干扰和电子寄生。
（2）作为引线键合的一种替代技术，形成穿透硅圆片的通孔结构可以大大缩短互连的距离，从而消除了芯片叠层在数量上的限制。这种采用直接互连的方法能提高器件的工作速度，该技术方法通常被称作为硅片贯穿孔（TSV）技术，但目前由于采用该项技术的工程成本很高，还不能利用该技术进行大批量生产。
（3）标准封装堆叠（TSOP堆叠）和柔性PCB混合堆叠封装技术是三维立体封装是一种近些年来新兴的立体封装技术，其特色是将已封装的芯片（例如TSOP芯片）通过堆叠或柔性PCB堆叠后进行灌封，在经过切割成型、表面处理、激光雕刻实现芯片之间的互连；该技术具有很高的灵活性和适应性。值得一提的是，该技术可以对基于晶圆级立体封装的芯片进行再一次立体封装，因此是一项极具发展潜力而且似乎不会过时的技术。
SIP立体封装技术在嵌入式计算机系统中的应用
嵌入式计算机系统已广泛应用于航空、航天、工业控制、消费类电子等领域。
在航空、航天领域的箭载、船载、机载电子系统中，目前均采用开放式分布计算机系统，大部分的节点计算机为嵌入式计算机。随着箭载、船载、机载电子系统功能越来越强大，系统更复杂，节点计算机的数量也在逐步增加，势必造成电子系统的重量增加，从而导致动力系统的负荷增加，而需大幅度提升发动机的推力，使火箭、飞船、飞机的整体重量增加。最终将导致成本大幅度提升。因此，有效降低航空、航天领域的箭载、船载、机载电子系统中的嵌入式计算机系统的重量尤为重要，如何减小嵌入式计算机的体积和重量也越来越受到航空、航天领域设计人员的关注。
在工业控制及民用消费类电子领域，各种手持设备如掌上电脑、移动通信设备、各类手持机等都依赖于嵌入式计算机系统。如何较小嵌入式计算机的体积，是手持设备提升性能，降低成本，提高产品的市场竞争力的关键。
近些年来，随着集成电路的集成度越来越高，嵌入式计算机芯片的功能越来越强大，可集成存储器、串口、网口、USB、SPI、I2C等多种外设及接口，但由于嵌入式计算机芯片本身难以实现功率器件及大容量数据存储器的集成，因此在使用过程中接口的功率驱动电路以及大容量数据存储还需依赖平面板级设计来实现，这就给进一步提高嵌入式计算机系统的集成度，降低体积带来一定的限制。随着SIP立体封装技术的出现，为嵌入式计算机系统的进一步集成创造了条件。SIP立体封装技术可改变嵌入式计算机系统传统的平面板级设计模式，将嵌入式计算机系统的处理器、存储器、功率驱动接口等在三维空间内进行集成，可有效降低器件对PCB板的占用面积，从而大幅度降低嵌入式计算机系统的体积，减轻电子系统的整体重量，降低整体设备的成本。
SIP立体封装嵌入式计算机模块简介
SiP微型计算机系统芯片是一种具有大容量存储及多种外设接口的计算机系统芯片；其内部不仅可集成微处理器、大容量的SRAM、FLASH或SDRAM，而且还可集成UART、GPIO、I2C、SPI、网络等多种接口，使之构成一个功能强大的计算机系统。
在芯片设计时，一般情况下按照系统各部分的功能，将系统划分为处理器层、存储器层、外设接口层等。各层在垂直方向上进行堆叠，再将各层之间需要连接的信号互连起来，最终构成一个完整的计算机系统模块（如图2所示）。采用SIP立体封装技术构成的嵌入式计算机系统模块，和传统的平面板级系统节省PCB占用面积达80%以上，可大幅度缩小嵌入式计算机系统的体积和重量。而且由于系统各部分之间的连接线路大幅缩短，从而系统的运行速度、抗干扰特性、功耗等均有显著改善，可靠性大幅度提升。
珠海欧比特公司根据航空、航天领域的需求，开发了基于SIP立体封装技术的嵌入式计算机系统模块。该模块集成了SPARC V8架构的S698-T SOC芯片、SRAM、FLASH ROM、1553B总线接口、ARINC429总线接口、RS232接口、GPIO、AD转换接口等。用户仅需要很少的外部元件（电源、接插件）即可作为1553B总线节点计算机使用（其结构如图3所示）。该计算机系统模块预留了外部总线接口，用户可方便地进行系统扩展设计。该模块可以替代原来的一块或数块电路板，甚至可以替代原来的一台计算机。
该计算机系统模块采用四层堆叠结构，采用144脚QFP封装，外形尺寸如图4所示。
（1）第一层主要包括：处理器、晶振、内核电源转换芯片等；
（ 2 ）第二层主要包括：2片1M×16bit 数据SRM；
（ 3 ）第三层主要包括：1片2M×16bit程序FLASH；
（4）第四层主要包括：1553B电平转换、RS232电平转换、系统复位电路等。
结束语
综上所述，SIP立体封装是一项新兴的立体封装技术，虽然目前该技术还处于初期发展阶段，其产品应用还局限于航空、航天、军事及高端工业控制领域，但随着技术的进步，材料成本和生产效率的逐步提高，未来几年内，将广泛应用于各类嵌入式计算机系统中，具有非常广阔的市场前景。
参考文献：
篇7
我们经常听说某某芯片采用什么什么的封装方式，在我们的电脑中，存在着各种各样不同处理芯片，那么，它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中，作者将为你介绍几个芯片封装形式的特点和优点。
一、DIP双列直插式封装
DIP是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：(1)适合在PCB(印刷电路板)上穿孔焊接，操作方便。(2)芯片面积与封装面积之间的比值较大，故体积也较大。Intel系列CPU中8088就采用这种封装形式，缓存和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便，可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装
PGA芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少，可以围成2~5圈。安装时，将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸，从486芯片开始，出现一种名为ZIF的CPU插座，专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起，CPU就可很容易、轻松地插入插座中。然后将扳手压回原处，利用插座本身的特殊结构生成的挤压力，将CPU的引脚与插座牢牢地接触，绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起，则压力解除，CPU芯片即可轻松取出。PGA封装具有以下特点：(1)插拔操作更方便，可靠性高。(2)可适应更高的频率。Intel系列CPU中，80486和Pentium、Pentium Pro均采用这种封装形式。
四、BGA球栅阵列封装
随着集成电路技术的发展，对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性，当IC的频率超过100MHz时，传统封装方式可能会产生所谓的“CrossTalk”现象，而且当IC的管脚数大于208 Pin时，传统的封装方式有其困难度。因此，除使用QFP封装方式外，现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
BGA封装技术又可详分为五大类：(1)PBGA基板：一般为2~4层有机材料构成的多层板。Intel系列CPU中，Pentium II、III、IV处理器均采用这种封装形式。(2)CBGA基板：即陶瓷基板，芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中，Pentium I、II、Pentium Pro处理器均采用过这种封装形式。(3)FCBGA基板：硬质多层基板。(4)TBGA基板：基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板：指封装中央有方型低陷的芯片区。
BGA封装具有以下特点：(1)I/O引脚数虽然增多，但引脚之间的距离远大于QFP封装方式，提高了成品率。(2)虽然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，从而可以改善电热性能。(3)信号传输延迟小，适应频率大大提高。(4)组装可用共面焊接，可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年，日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后，摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年，摩托罗拉率先将BGA应用于移动电话。同年，康柏公司也在工作站、PC电脑上加以应用。直到五六年前，Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等)，以及芯片组中开始使用BGA，这对BGA应用领域扩展发挥了推波助澜的作用。目前，BGA已成为极其热门的IC封装技术，其全球市场规模在2000年为12亿块，预计2005年市场需求将比2000年有70%以上幅度的增长。
五、CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮，封装技术已进步到CSP。它减小了芯片封装外形的尺寸，做到裸芯片尺寸有多大，封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍，IC面积只比晶粒大不超过1.4倍。
CSP封装又可分为四类：(1)传统导线架形式，代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型，代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型，其中最有名的是Tessera公司的microBGA，CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装：有别于传统的单一芯片封装方式，WLCSP是将整片晶圆切割为一颗颗的单一芯片，它号称是封装技术的未来主流，已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点：(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC，如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。
六、MCM多芯片模块
篇8
我们经常听说某某芯片采用什么什么的封装方式,在我们的电脑中,存在着各种各样不同处理芯片,那么,它们又是采用何种封装形式呢?并且这些封装形式又有什么样的技术特点以及优越性呢?在本文中,作者将为你介绍几个芯片封装形式的特点和优点。
一、DIP双列直插式封装
DIP是指采用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路(IC)均采用这种封装形式,其引脚数一般不超过100个。采用DIP封装的CPU芯片有两排引脚,需要插入到具有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏引脚。
DIP封装具有以下特点:(1)适合在PCB(印刷电路板)上穿孔焊接,操作方便。(2)芯片面积与封装面积之间的比值较大,故体积也较大。Intel系列CPU中8088就采用这种封装形式,缓存和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装
QFP封装的芯片引脚之间距离很小,管脚很细,一般大规模或超大型集成电路都采用这种封装形式,其引脚数一般在100个以上。用这种形式封装的芯片必须采用SMD将芯片与主板焊接起来。采用SMD安装的芯片不必在主板上打孔,一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对准相应的焊点,即可实现与主板的焊接。用这种方法焊上去的芯片,如果不用专用工具是很难拆卸下来的。PFP方式封装的芯片与QFP方式基本相同。唯一的区别是QFP一般为正方形,而PFP既可以是正方形,也可以是长方形。
QFP/PFP封装具有以下特点:(1)适用于SMD表面安装技术在PCB电路板上安装布线。(2)适合高频使用。(3)操作方便,可靠性高。(4)芯片面积与封装面积之间的比值较小。Intel系列CPU中80286、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装
PGA芯片封装形式在芯片的内外有多个方阵形的插针,每个方阵形插针沿芯片的四周间隔一定距离排列。根据引脚数目的多少,可以围成2~5圈。安装时,将芯片插入专门的PGA插座。为使CPU能够更方便地安装和拆卸,从486芯片开始,出现一种名为ZIF的CPU插座,专门用来满足PGA封装的CPU在安装和拆卸上的要求。
ZIF是指零插拔力的插座。把这种插座上的扳手轻轻抬起,CPU就可很容易、轻松地插入插座中。然后将扳手压回原处,利用插座本身的特殊结构生成的挤压力,将CPU的引脚与插座牢牢地接触,绝对不存在接触不良的问题。而拆卸CPU芯片只需将插座的扳手轻轻抬起,则压力解除,CPU芯片即可轻松取出。PGA封装具有以下特点:(1)插拔操作更方便,可靠性高。(2)可适应更高的频率。Intel系列CPU中,80486和Pentium、Pentium Pro均采用这种封装形式。
四、BGA球栅阵列封装
随着集成电路技术的发展,对集成电路的封装要求更加严格。这是因为封装技术关系到产品的功能性,当IC的频率超过100MHz时,传统封装方式可能会产生所谓的“CrossTalk”现象,而且当IC的管脚数大于208 Pin时,传统的封装方式有其困难度。因此,除使用QFP封装方式外,现今大多数的高脚数芯片(如图形芯片与芯片组等)皆转而使用BGA封装技术。BGA一出现便成为CPU、主板上南/北桥芯片等高密度、高性能、多引脚封装的最佳选择。
BGA封装技术又可详分为五大类:(1)PBGA基板:一般为2~4层有机材料构成的多层板。Intel系列CPU中,Pentium II、III、IV处理器均采用这种封装形式。(2)CBGA基板:即陶瓷基板,芯片与基板间的电气连接通常采用倒装芯片的安装方式。Intel系列CPU中,Pentium I、II、Pentium Pro处理器均采用过这种封装形式。(3)FCBGA基板:硬质多层基板。(4)TBGA基板:基板为带状软质的1~2层PCB电路板。(5)CDPBGA基板:指封装中央有方型低陷的芯片区。
BGA封装具有以下特点:(1)I/O引脚数虽然增多,但引脚之间的距离远大于QFP封装方式,提高了成品率。(2)虽然BGA的功耗增加,但由于采用的是可控塌陷芯片法焊接,从而可以改善电热性能。(3)信号传输延迟小,适应频率大大提高。(4)组装可用共面焊接,可靠性大大提高。
BGA封装方式经过十多年的发展已经进入实用化阶段。1987年,日本西铁城公司开始着手研制塑封球栅面阵列封装的芯片。而后,摩托罗拉、康柏等公司也随即加入到开发BGA的行列。1993年,摩托罗拉率先将BGA应用于移动电话。同年,康柏公司也在工作站、PC电脑上加以应用。直到五六年前,Intel公司在电脑CPU中(即奔腾II、奔腾III、奔腾IV等),以及芯片组中开始使用BGA,这对BGA应用领域扩展发挥了推波助澜的作用。目前,BGA已成为极其热门的IC封装技术,其全球市场规模在2000年为12亿块,预计2005年市场需求将比2000年有70%以上幅度的增长。
五、CSP芯片尺寸封装
随着全球电子产品个性化、轻巧化的需求蔚为风潮,封装技术已进步到CSP。它减小了芯片封装外形的尺寸,做到裸芯片尺寸有多大,封装尺寸就有多大。即封装后的IC尺寸边长不大于芯片的1.2倍,IC面积只比晶粒大不超过1.4倍。
CSP封装又可分为四类:(1)传统导线架形式,代表厂商有富士通、日立、Rohm、高士达等等。(2)硬质内插板型,代表厂商有摩托罗拉、索尼、东芝、松下等等。(3)软质内插板型,其中最有名的是Tessera公司的microBGA,CTS的sim-BGA也采用相同的原理。其他代表厂商包括通用电气(GE)和NEC。(4)晶圆尺寸封装:有别于传统的单一芯片封装方式,WLCSP是将整片晶圆切割为一颗颗的单一芯片,它号称是封装技术的未来主流,已投入研发的厂商包括FCT、Aptos、卡西欧、EPIC、富士通、三菱电子等。
CSP封装具有以下特点:(1)满足了芯片I/O引脚不断增加的需要。(2)芯片面积与封装面积之间的比值很小。(3)极大地缩短延迟时间。CSP封装适用于脚数少的IC,如内存条和便携电子产品。未来则将大量应用在信息家电、数字电视、电子书、无线网络WLAN/GigabitEthemet、ADSL/手机芯片、蓝芽等新兴产品中。
篇9
DOI：10.16065/ki.issn1002-1620.2016.02.016
1四种电子档案元数据的管理方法及其分析
1.1内封装
内封装指的是将电子档案的内容信息和其元数据“绑定”成一个完整对象。从国际范围看，出现了多种数据封装方法，如VEO、Mets、FoxML、MPEG-21和Bueketsl等。VEO和Mets在国际文件和档案管理领域较具代表性。VEO封装方法对我国档案界的影响相对较大，国家档案局的行业标准《DAT/48-2009基于XML的电子文件封装规范》就是基于VEO封装方法对文本类和图像类（仅静态图像）电子档案的封装规范进行了约定。内封装存在两种方法：一是将电子档案的内容信息（指存储电子档案内容的数据文件，下同）转换为Base64编码，与元数据一并封装到XML结构中；二是将电子档案的元数据直接封装到内容信息，内容信息不做编码处理，将元数据直接写到数据文件中的特定位置。1.1.1XML内封装采取VEO封装方法，将电子档案的内容信息进行Base64编码，并将内容信息编码与元数据一并封装到XML结构中。Base64是将二进制数据编码为64个可打印字符形式的表达方法，它用64个可打印字符能够表示二进制所有的数据。由于严格来说计算机系统中存储的所有数据文件均以二进制储存，所以理论上文本、图形、图像、影像和声音类的电子档案内容信息均可以做Base64编码并封装在XML结构中。此方案在具体实现时并不存在障碍，但笔者对其执行效率产生了疑问。对电子档案内容信息进行Base64编码后进行XML结构封装/解封装需要一定的系统开销和耗时，对于文本类的小文件可能不存在问题，但对于数码照相、录像、录音技术发展使得分辨率、采样频率等日渐提升导致的数据文件容量日益庞大的图像类、影像类和声音类电子档案是否可以接受呢？笔者通过三个数量级对该问题进行了测试，由于主要是测试大容量数据在进行XML结构封装/解封装时的效率问题，测试过程中直接使用原始的数据文件进行封装，结果如表1。根据测试结果，大数据容量文件的封装/解封装性能存在明显问题，考虑如今常见的B/S架构系统执行效率，诸如图像、影像和声音等大数据容量文件的封装和解封装不仅会制约系统性能，亦可能出现运行超时问题。1.1.2内容信息内封装内容信息内封装方案指的是不改变电子档案内容信息的长期保存格式，将元数据通过技术手段直接嵌入到存储电子档案内容的数据文件中的特定位置。如图2所示。在设计该方案的过程中，笔者首先重点考虑了其是否可实现的问题，选择了包括PDF、JPEG、GIF、TIFF、RAW、MP3、WAVE、MPEG4、AVI等常见数据格式进行了分析和测试。由于对电子档案真实性和凭证性鉴定的重要手段为HASH值校验，即将特殊安全保管的电子档案内容信息（不含元数据）原始HASH值与文件系统中长期保存的电子档案内容信息进行比对，得出是否被篡改或破坏的结论。如果采取内容信息内封装方案，在进行电子档案真实性和凭证性鉴定时，势必需要将内封装的元数据抽取出来之后仅对比原始内容信息的HASH值。因此，笔者在分析和测试过程中，重点测试和分析了两点问题：①各常见数据格式是否有技术可实现内封装；②将内封装的元数据抽取出来后，不含元数据的内容信息是否可通过HASH值校验。结果如表2。根据测试结果，RAW、WAVE、MPEG4、AVI等4种数据格式未找到能够在其中嵌入数据的开发工具和技术；TIFF、MP3等两种数据格式将元数据抽出后，数据格式的字符流发生变化，与封装元数据之前的内容信息HASH值比对不符合；仅有PDF、JPEG和GIF等3种数据格式全部通过了两方面的测试。基于此，在现有信息技术条件下，由于多数常见数据格式无法实现，该方案并不可用。
1.2半封装
半封装主要指的是电子档案元数据单独做XML结构封装，在元数据封装包中仅写入电子档案内容信息的存储位置，内容信息不做编码处理并独立存储，并在元数据的XML封装包中添加电子档案内容信息的相对路径，实现电子档案的内容信息和元数据的有效关联。如图3所示。由于半封装的方案仅在电子档案元数据XML结构封装包中写入了内容信息的相对路径，并没有将内容信息与元数据联系为一个数据文件整体。笔者认为该方案与不封装的方案实际并没有差别，由于其实现的仅仅为元数据与内容信息的逻辑关联，而逻辑关联显然有更简单的实现方法，因此本方案并没有操作价值。
1.3不封装
不封装主要指电子档案的元数据和内容信息不进行封装处理，元数据在关系型数据库中以结构化的数据形态进行管理，内容信息不做编码处理，在文件服务器中以非结构化的数据形态独立存储、长期保存格式进行管理，两者间进行有效关联。如图4所示。不封装方案显然是以上几种方案中最容易实现，且在信息技术环境下最易于管理的。但是，该方案的问题在于电子档案元数据与内容信息的真实性和凭证性并没能紧密捆绑，逻辑关联的方法是否能够满足电子档案内容信息的长期保存需要还有待时间的验证。
1.4特定封装
特定封装指的是将电子档案元数据与保障电子档案凭证价值的电子档案身份证[1]进行封装，封装包进行加密处理后存储在关系型数据库中以结构化的数据形态进行管理，电子档案的内容信息不做编码处理并以非结构化的数据形态独立存储，电子档案身份证和元数据的封装字符串与电子档案的内容信息进行有效关联。如图5所示。该方案除电子档案内容信息以外，电子档案身份证和元数据都采取结构化的数据形态存储，在信息技术环境下易于实现和管理。同时，由于电子档案身份证作为保障电子档案真实性和凭证性的数字证书，将元数据与身份证捆绑实际上是实现了将元数据与电子档案内容信息直接封装的效果。
2电子档案元数据管理方案对比
根据上述4种主要的电子档案元数据管理方案，笔者在功能性和安全性等方面进行了对比。由于内封装方案的第二种方法“内容信息内封装”在多数常见数据格式中无法实现，因此认为其不适宜运用于电子档案元数据管理领域，未进行对比。本文主要对比了XML内封装、不封装、半封装和特定封装等4种电子档案元数据管理方案，对比结果如表3。根据对比结果，采取特定封装的方案更符合当前信息技术环境下电子档案元数据的管理需求。XML内封装方案难以解决图像、影像和声音等类型大数据容量文件的处理问题，可行性不高；不封装方案在真实性和凭证性校验方面欠缺带有有效数字签名的元数据支持，且元数据与内容信息联系不够紧密；半封装方案则综合了XML内封装方案和不封装方案的大部分缺点，不能满足电子档案元数据的管理需求。但是，特定封装方案依旧存在元数据变动导致电子档案身份证加密字符串不断重复制作的过程，这同样会对确保电子档案真实性和凭证性较为核心的电子档案身份证带来一定的数据风险。
3建议采用的电子档案元数据管理策略
笔者认为，结合电子档案元数据分开管理方法[2]、综合特定封装和不封装两套方案可较好地解决问题。即只将电子文件形成过程中的、直接关系电子档案真实性和凭证性的对象元数据与电子档案身份证进行封装，由于该部分元数据形成后不会再有变动，可有效避免电子档案身份证加密字符串的重复制作。同时，将对象元数据、事件元数据在关系型数据库中以结构化的数据形态存储，即可实现电子档案身份证中的对象元数据与数据库中存储的对象元数据比对，也可提升事件元数据变更时的管理效率、提高元数据的使用效率、降低对电子档案的内容信息和身份证的数据管理风险。此外，该方案与存储电子档案内容的数据文件格式无直接关系，不同的数据格式差异不会对元数据的管理造成技术架构变化的风险，且任意数据格式均可使用同样的一套技术体系实现对其元数据的安全有效管理，故该方案的可扩展能力较强，在信息系统开发过程中技术的复用性亦较强。本文系北京数字档案馆（北京电子文件中心）建设项目系列研究之一。
参考文献
篇10
【分类号】：TN405.97
在电子元件的互联技术中常常需要应用到焊接材料，在传统的生产中常常采用含有高铅的材料，但是随着电子产品的环保发展的要求，无铅焊接材料得到了人们的重视。铅对人类的健康和环境具有比较严重的破坏作用，因此在电子产品严格的禁止和限制铅的使用得到了研究人员和消费者的重视，国外有效比较有名的电子公司已经提出了关于无铅元件封装的标准。
一、无铅互联技术的工艺的要求分析
为了适应微电子无铅化互联技术的要求，对无铅材料提出了具体的技术要求。无铅化材料的融化温度应当和传统的高铅材料范围基本相近，这样才能保证使用的要求。某些研究人员发现为了能够实现二次回流焊的要求，无铅材料的固相线应当高于260℃，业相线应当低于400℃，其熔化温度范围应当尽可能的小[1]。在无铅互联技术的实际的应用中，其工作的温度不能够超过400℃，防止对微电子聚合物材料的电路板和芯片产生危害。高分子聚合物电路板在400℃以上的高温时容易发生玻璃态的变化，而且还容易在冷却的过程中产生内应力，影响元件的可靠性。
无铅互联技术的接头温度相对比较高，在操作的生活容易发生蠕变和高温疲劳效应而发生失效。在微电子芯片的一级封装是，接头不仅要满足一定的强度要求，同时还具有比较高的物理性能，例如比较高的抗热疲劳、抗蠕变以及比较低的剪切模量，以保证高温无铅材料在操作的过程中能够和元件做组成的系统在比较高的温度下具有良好的稳定性。无铅材料在应用过程中应当具有比较好的工艺性能，例如液态材料具有焊点成形比较好、流动性好，能够和常用的铜等基板之间保持良好的润湿[2]。同时还具有和基板材料接近的热膨胀系数，在研究中发现微电子元件和基本材料之间往往由于热膨胀系数的不同，导致在操作的过程中由于热胀冷缩而产生热应力，影响了微电子元件的功能。
无铅材料应当具有良好的导热、导电性能，一般的无铅材料所承受的电流和温度比较高。同时还具有比较好的延展性等物理性能，能够被加工成粉末、焊带、焊丝等多种形态来满足自动焊接的要求。无铅材料还应当进一步的提高其无毒性，对环境具有友好特点。而且在操作工艺上比较简单，容易实现自动化操作。
二、无铅化微电子的互联技术研究
随着微电子产业的快速发展，已经成为了我国的国民经济发展中的重要产业。微电子封装技术逐渐成为了其发展中的关键技术，互联技术作为电子封装技术中的重要内容，在芯片的装接过程中都需要应用到互联技术。随着电子产品逐渐的向微小化、低能耗化、轻薄化的方向发展，对于封装技术也提出了更高的要求。这些要求推动了微电子互联技术的发展，使互联技术的等级得到了快速的发展，由原来的四级发展到了六级互联。在一些比较复杂的电子系统中常常要用到六级互联的方式，实现各个连接器的连接[3]。互联技术将会上元件的连接方式发生巨大的变化，在进行封装设计的过程中要考虑到多种技术的影响，例如连续互联技术、连接器技术、光电子互联等，实现封装的可靠性和稳定性。
引线键合互联方法是元件和载体之间常见的连接方法，在焊接方式使常常采用超声键合焊、金丝球焊和热压焊等方式，在热压焊的过程中，由于受热而使芯片形成特殊的氧化物，焊丝和焊区也形成氧化层，影响了焊接的可靠性，所以这种焊接方法逐渐的遭到了淘汰。超声键合的焊接方法能够有效的去除焊接表面上的氧化膜，而且不需要加热，对芯片的影响比较小，因此焊接的质量比较高[4]。热声键合能够在比较低的温度下工作，具有不容易氧化、而且对接触面要求不高等优点，在集成电路中得到了广泛的应用。
倒装芯片技术是明确微电子封装中的主流技术，主要是将芯片倒置之后直接安装在基片上，无铅焊接材料是芯片和基片上的焊区。倒装芯片互联技术能够把芯片的任何部位作为焊区，所以对芯片的利用率比较高。同时也去掉了键合封装的操作，有效的提高了组装的密度。在倒装芯片技术中对于焊区的选择非常的重要，一些研究人员通过利用超声波倒装芯片键合机利用图像设别等技术对芯片的焊接位置进行实时的监测，实现了对焊接区的精确控制，使芯片和基板能够达到高精度的键合定位。
载带自动焊接技术是一种在芯片引脚框架上的互联技术，它需要在高聚物上提前做好元件的引脚导体图样，然后将有凸点的晶片按照其键合的要求放在什么，通过热电极的作用实现所有引线的键合，最终达到芯片和基板互联的效果[5]。载带自动焊接技术在实际的应用过程中具有成本比较低、引线短，而且基板上的断面形状比较低，具有良好的电气性能，因此得到了比较广泛的应用。载带自动焊接技术是一种发展比较成熟的互联技术，其生产效率比较高，而且自动化的程度也比较高。
三、结束语
微电子封装技术经过了多个发展阶段，互联技术作为其中重要的一种技术得到了广泛的应用。随着微电子集成度的不断提高，微电子元件越来越小，安装的密度也越来越大，对互联技术提出了更高的要求。同时随着微电子技术的发展和人们的环保意识的提高，无铅钎焊材料将成为互联技术中的主流材料，因此应当加强对无铅化互联技术的进一步研究，提高互联技术的应用效率。
【参考文献】：
[1] 张绍东，傅仁利，曾俊等.无铅化微电子互连技术与导电胶[J].中国胶粘剂，2009，18（7）：34-40.
[2] 马良，尹立孟，冼健威等.高温电子封装无铅化的研究进展[J].焊接技术，2009，38（05）：6-10.
篇11
在微电子技术领域，大量的清洗技术得到了广泛应用。而从材料消耗和环境影响角度来看，等离子体清洗技术具有明显的应用优势，所以在微电子封装等方面得到了广泛应用。因此，有必要对等离子体清洗机理及分类问题展开研究，并且进一步分析微电子封装中等离子体清洗的应用问题，从而更好的促进微电子行业的发展。
一、微电子封装中等离子体清洗机理及分类
（一）等离子体清洗机理
所谓的等离子体，其实就是物质由电子、自由基、中性粒子、正离子和光子组成的状态，需要有相等的正负电荷。而这些离子的存在，将导致物质在与固体接触时较容易与固体表面发生物理或化学反应。同时，由于反应生成的都是H2O和CO2等能够从真空泵排出的无污染气体，所以能够对固体表面进行清洗。从特点上来看，等离子体清洗技术可以对不同材质的对象进行清洗，如半导体、高分子材料、氧化物和金属等等，并且能够实现从局部到整体的清洗。此外，由于可以使用数控技术进行等离子体清洗过程中的控制，所以采取该种清洗方法具有较高的时间控制精度和自动化程度[1]。而正确进行该种方法的使用，并不会对清洗对象的表面造成损伤，所以能够确保清洗对象的表面质量。
（二）等离子体清洗分类
按照清洗过程中发生的反应的类型，可以将等离子体清洗划分成物理反应和化学反应。其中，物理反应就是利用活性粒子进行待清洗表面的轰击，能够利用真空泵将脱离的污染物吸走。而化学反应就是利用活性粒子与污染物发生反应，可以生成能够被真空泵吸走的易挥发性物质。如果以物理反应为主，由于清洗对象表面将不存在氧化物，所以可以确保被清洗对象的化学纯净性，并且使其具有腐蚀作用各异性的特点。但是，使用该种等离子体清洗法，也容易产生较大的热效应，继而导致清洗表面的腐蚀速度较低，并且导致物质的选择性较差。如果使用以化学反应为主的等离子清洗法，将能够在较短时间内完成清洗，并且有效进行污染物的清洗。但是，同时也会导致氧化物的产生。
二、微电子封装中等离子体清洗的应用分析
（一）在芯片粘结方面的应用
在微电子封装工艺中，芯片粘结过程中常常会出现空隙。之所以出现这种问题，就是因为芯片表面存有大量的有机污染物和氧化物，所以导致了芯片无法得到完全粘结。因为，未经处理的芯片表面往往具有较大的惰性和疏水性，所以芯片的粘结性较差。而出现这种问题，将直接导致封装的散热能力降低，并且最终影响芯片封装的可靠性。在芯片粘结之前，使用等离子体清洗技术清洗芯片表面，可以使芯片表面得到活化，所以能够使材料的表面流动性得到改善。在这种情况下，芯片粘结将具有浸润性，并且有良好的接触表面，因此能够在避免空洞形成的同时，使芯片的热传导能力得到改善[2]。就目前来看，可以使用氢气、氧气和氩气等混合气体进行等离子清洗，从而达成去除芯片表面金属氧化物和有机氧化物的目的，继而使芯片粘结质量得到极大改善。
（二）在引线键合方面的应用
在微电子机械封装中，芯片、基板和基座之间有较多的引线键合。提高引线键合的质量，就可以使芯片焊盘与外引线得到有效连接。但在实际工作中，基材表面容易出现氧化层和一些氟化物、氢氧化物等污染物。使用低压等离子体清洗技术，则能够使基材表面的污染物得到有效去除，并且只会花费少量的清洗成本。在清洗之后再进行键合，就可以使键合引线的拉力均匀性和键合强度得到有效提高，继而使引线键合的效果得到有效改善。而使用气体等离子体技术进行芯片接点的清洗，也可以使引线键合的成品率和强度得到有效改善。但是，使用等离子体清洗技术对不同公司生产的不同类型产品进行清洗，键合引线拉力强度的增加幅度并不相同，但是器件的可靠性基本都能够得到提高。
（三）在引线框架清洗上的应用
在微电子封装中，引线框架是主要结构材料。利用该材料，可以进行内部芯片的接触点和外部导线的连接。为了实现良好的连接效果，则需要选用具有良好导电性、耐热性、导热性和耐腐蚀性的材料，生活中一般会选用铜合金材料。但是，该种引线框架容易被空气氧化，生产的氧化物又会使框架表面持续氧化，继而导致封装体开裂和分层[3]。所以在使用引线框架之前，需要使用氢气和氩气的混合体进行引线框架的等离子体清洗，从而使框架上的有机污染物和氧化物得到去除，继而达成提高框架焊接、粘结性能的目的。
（四）在管座管帽清洗上的应用
如果存放过长的时间，管座管帽的表面就会出现尘迹，甚至遭到污染。所以，还需要对存放一段时间的管座管帽进行等离子体清洗，以便将其表面污染去除。清洗完成后，就可以进行封帽处理，以便提高封帽的合格率。通常的情况下，如果需要进行陶瓷封装，还需要在键合区和盖板密闭区使用金属浆料印制线。而在进行这些材料电镀之前，还需要对材料进行等离子体清洗，以便通过去掉材料表面沾污提高镀层质量。
总而言之，在微电子封装领域，使用等离子体清洗技术可以使封装材料表面存在的脏污得到清除，所以能够使电子元器件的键合不良、界面不稳等质量缺陷得到改善。所以，在进行微电子封装时，应该较好的掌握和应用等离子体清洗技术，从而使封装的质量和可靠性得到有效提高。
参考文献：
篇12
平台由上海北京大学微电子研究院联合多家封装企业和研究单位共同建设,在上海市浦东新区科学技术委员会、上海市集成电路行业协会、上海张江集成电路产业区开发有限公司、上海浦东高新技术产业应用研究院和上海张江(集团)有限公司支持下运营。平台目标旨在通过跨地域、跨行业、跨学科的产学研用合作,集聚优势资源,为我国微电子产业(主要是中小型企业)提供需要的封装设计加工、测试、可靠性分析与测试等服务并开展微机械系统MEMS/微光电子机械系统(MOEMS)封装、3-D集成等系统集成技术研发,为集成电路行业培养封装和系统集成高端人才,逐步发展成能为全国集成电路企业提供优质技术服务的微电子封装与系统集成公共服务平台。
平台服务内容包括先进封装设计、小批量多品种集成电路封装与测试、系统集成、可靠性分析测试和封装人才培养等,将涵盖封装设计、仿真、材料、工艺和制造等多个领域。封装设计服务将提供封装设计及封装模拟,封装信号完整性分析等服务。小批量多品种封装服务将提供中小型集成电路设计企业需要的封装技术,为特殊应用领域(如宽禁带半导体高温电子封装、高频系统封装、大功率器件与集成电路封装等)提供封装服务。系统集成技术服务将提供圆片级封装技术(WLP)、微电子机械系统(MEMS)/微光电子机械系统(MOEMS)封装、3-D集成等先进封装/系统集成技术服务,同时广泛开展技术合作、技术孵化导入活动。可靠性分析测试服务将围绕可靠性测试技术发展需求,开发具有自主知识产权、具有广泛应用前景的技术和产品,为自主知识产权高端芯片的设计制造项目提供技术支撑,为微电子企业提供集成电路测试、分析、验证、老化筛选和完整的测试解决方案和咨询服务。另外,我国封装技术人才的严重短缺,成为制约集成电路封装业进一步发展的瓶颈。依托平台强大的封装研发力量,充分发挥海内外专业人才示范作用,尽快培养本土IC封装人才群,为企业作好人才梯队储备。
平台拥有一支以中青年人才为科技骨干的、拥有雄厚技术力量和战斗力的技术团队。平台的运营目前是以中芯国际、UTAC、58研究所、天水华天科技、772研究所、香港科技大学和上海北京大学微电子研究院为技术依托,以国内外知名封装、微电子领域学者和资深专家为核心,主要核心科学家和技术专家包括有中国工程院院士、微电子技术专家许居衍,北京大学教授、中国科学院院士王阳元,香港科技大学教授、资深电子封装专家、香港科大电子封装实验室主任、先进微系统封装中心主任李世伟等。
另外,上海北京大学微电子研究院在平台的技术和运营方面也有很多优势。我院依托北京大学拥有雄厚的人才资源和学科优势,在微电子产业战略、基础技术、关键技术、应用开发四个层面上展开工作,同时在射频电路、混合信号集成电路、EMI、纳米尺度MOS器件、MEMS技术、高压大功率器件与电路、高可靠性封装测试技术等领域取得了一系列研究成果。研究院具有许多在微电子主要领域和研究方向的专家、教授、研究员、工程师,同时也招收培养了一批优秀的研究生。他们在LED驱动芯片的设计与封装、芯片级封装、系统级封装、三维立体封装和可靠性封装方面有很深入的研究,并取得了不少成果和专利。SIP封装技术、三维立体封装和可靠性封装将成为北大上海微电子研究院重点发展的研究方向,这些技术基础为封装服务平台的建设发展提供了可靠的保障。
记者:成立该平台的背景是什么?它对行业有哪些积极作用?
程:随着封装技术不断发展演变,IC设计公司对微型化、轻便化、多功能化、高集成化和高可靠性的需求越来越高,目前浦东新区现有封装测试企业并不能满足中小型IC企业的要求,该平台可以使相关企业获得服务便捷、形式灵活、成本合理的封装测试服务,有利于提高产品质量,加快产品开发节奏,提高企业自身的竞争能力。
目前浦东已有100余家集成电路设计企业,随着近几年出现的多项目晶圆(MPW)服务的开展,进一步地降低了IC设计开发的初期投入,也大大促进了集成电路设计行业的发展。但是,中小型IC设计企业在起步阶段需要以QFP、BGA等形式封装,封装数量较小,很难获得大型封测企业的服务支持,导致产品开发周期加长和成本提高等诸多问题。而随着IC设计企业的成长,产品线的不断扩展,需要的封装品种也将不断增加,一般的封装企业不能提供有效的技术服务。因此小批量、多品种封装必然成为集成电路产业链中迫切的需求。
另外,很多企业和研究机构在对一些新型电路、高端产品和先进技术的探索、创新和研究上,需要有微小型、高密度、高频、高温、高压、大功率、高可靠性的封装技术来支持。而大型封测厂并不能针对这种高端的、专一的、小量的封装服务需求给予有力的帮助,因而这些集成电路企业和研究机构只能通过其它途径寻求提供特殊需求服务的国外封测单位,这样无形间带来产品开发时间和成本的压力。建设这样的封装服务平台则可以有效的解决此类问题,为他们创造便利的条件。
记者:对于解决封装行业存在的一些问题,国外有无类似的平台?我们建立该平台有无借鉴国外的一些经验?
程:世界半导体产业面临波浪式发展,目前各大公司纷纷在我国建立后工序工厂及设计公司,摩托罗拉、英特尔、AMD、三星、ST、亿恒、Amkor、日立、三菱、富士通、东芝、松下、三洋都在我国建有后工序工厂,飞利浦在江苏、广东新建两个后工序工厂。面对蓬勃发展的IC封装业,无论技术怎样发展,市场需求是产业发展原动力,既有规模化生产,又有市场变化对封装要求加工批量小、节奏快、变数大的特点,市场竞争不只是求规模,更重要的是求强,大不一定就是强,所以通过国际半导体形势的发展来看,封装产业的发展模式及战略十分值得重视与探讨。
该平台就是在总结了国内外集成电路封装产业存在的问题之后而建立的。目前国外和中国台湾地区有企业从事类似业务,但没有类似在政府和行业协会支持下专门从事封装技术支持的公共服务平台。
记者:该平台是只面向浦东还是面向全国?
程:面向全国。
记者:与一些大型封装测试公司相比,该平台有哪些优势?您认为它的前景怎样?
答:随着封装技术不断发展演变,IC设计公司提出了微型化、轻便化、多功能化、高集成化和高可靠性的需求,目前一些大型封装公司并不能满足中小型IC企业的要求,而该平台的优势在于可以使相关企业获得服务便捷、形式灵活、成本合理的封装服务,有利于提高产品质量,加快产品开发节奏,例如为中小型IC设计/光电器件企业提供如下的服务:晶圆凸点制备、芯片级植焊球、有机底版设计及加工、表面贴装回流焊、BGA/FC/MCM封装及组装等。针对部分电子系统制造商的要求,开展特殊封装的研发与服务,主要包括:集成电力电子模块封装(IPEM)、大功率LED的封装、MEMS封装设计与服务等。为大学与科研机构提供各种特殊封装材料/形式的封装、咨询、培训、系统集成服务,以及各种可靠性测试和分析服务。上述服务都是一些大型封装测试公司无法做到的。所以该平台的服务模式本身就是一种优势。
另外,我国目前拥有良好的产业政策环境,浦东地区具有雄厚的产业基础,丰富的人才资源储备和较好的技术基础,加上广泛的市场需求和上海北京大学微电子研究院及其合作伙伴的技术和运营优势,该平台有着非常广阔的发展前景。
记者:成立这样一个平台,您一定也在这方面有非常深的了解,站在一个行业专家的角度,您对整个封装业的现状有哪些看法?
程:IC封装测试业是IC产业链中的一个重要环节。一直以来,外资企业在中国IC封装测试领域占据了优势,但内资封装测试企业蓬勃发展,中小企业不断涌现,内资特别是民营企业的发展为IC封装测试业增添了活力和希望。目前在长三角地区,汇聚了江阴长电、南通富士通、安靠、优特、威宇科技、上海纪元微科、上海华岭等众多大型微电子封装测试企业,在全国处于领先地位。西部地区封装测试业包括天水华天科技也有较快的发展。另外,2007年10月,英特尔(成都)有限公司微处理器工厂顺利运营并实现首枚多核处理器出口。同时,中芯国际(SMIC)、马来西亚友尼森(Unisem)、美国芯源系统(MPS)等半导体封装测试项目在成都相继投产,西部封装测试厂的产能将会进一步释放。
目前,国内外资IDM型封装测试企业主要为母公司服务,OEM型封装测试企业所接订单多为中高端产品,而内资封装测试企业的产品已由DIP、SOP 等传统低端产品向QFP、QFN、BGA、CSP等中高端产品发展。
综观目前国内整个封装业在对中小型集成电路设计企业的服务方面存在以下不足:
(1)国内企业高端技术投资有限,产品多集中于中低端,难以在高端市场上取得突破;
(2)国内先进封装技术的实施几乎完全依靠从国外引入;
(3)已有封装企业对于处于起步阶段的IC设计公司小批量封装要求能提供的服务极少,不利于整个IC产业的发展;
(4)无法满足小批量集成电路特殊封装的需求。
(下转第47页)
篇13
微电子机械系统(MEMS)从航空体系到家用电器提供了非常有潜在性的广阔的应用范围，与功能等效的宏观级系统相比，在微米级构建电子机械系统的能力形成了在尺寸、重量和功耗方面极度地缩小。保持MEMS微型化的潜在性的关键之一就是高级封装技术。如果微系统封装不好或不能有效地与微电子集成化，那么MEMS的很多优点就会丧失。采用功能上和物理上集成MEMS与微电子学的方法有效地封装微系统是一种具有挑战性的任务。由于MEMS和传统的微电子工艺处理存在差异，在相同的工艺中装配MEMS和微电子是复杂的。例如，大多数MEMS器件需要移除淀积层以便释放或形成机械结构，通常用于移除淀积材料的这些工艺对互补金属氧化物半导体(CMOS)或别的微电子工艺来说是具有破坏性的。很多MEMS工艺也采用高温退火以便降低结构层中的残余材料应力。典型状况下退火温度大约为1000℃，这在CMOS器件中导致不受欢迎的残余物扩散，并可熔化低温导体诸如通常用于微电子处理中的铝。
缓和这些MEMS微电子集成及封装问题的一种选择方案就是使用封装叠层理念。叠层或埋置芯片工艺已成功地应用于微电子封装。在基板中埋置芯片考虑当高性能的内芯片互连提供等同于单片集成的电连接时，保护微电子芯片免受MEMS环境影响。埋置型芯片封装尤其适合于微系统封装诸如元器件必须于外部环境中的微光学器件或天线等。
已证明的几种MEMS封装方法，考虑到埋置型MEMS封装，这些方法在实际封装安装或创造适合于MEMS环境的模块装配期间，采用微电机技术。本文中描述的埋置型叠层封装方法不同于扩展现存的多芯片及微电子封装工艺。当允许与微电子高性能集成时，创造适合于MEMS的模块。MEMS埋置型叠层工艺是为微电子封装研发的挠曲基板上芯片封装的衍生物。使用COF初始的可行性已证明，那些结果突出了更进一步研究使MEMS器件损坏最小化的工艺的需要。
2、COF/MEMS封装工艺
在基本的COF工艺中，当芯片被埋置于如图1所示的塑料基板中时，通过布图的叠层完成电互连。COF互连叠层在芯片粘附之前预装配，叠层的底层通常为聚酰亚胺薄膜，叠层的顶层也可为聚酰亚胺薄膜。铜用于使预装配叠层金属化，采用聚酰亚胺或热塑胶粘剂在COF叠层上面朝下粘附芯片，把芯片压焊到叠层上之后，使用塑料模塑成形工艺诸如传递、压缩或注射模塑在元器件周围形成基板，在基板模塑期间模块温度不超过210℃。
下一步工艺就是芯片与叠层进行电连接，穿过叠层到元器件焊盘，通过激光钻通通路完成电连接。接着为了形成电互连，把Ti/Cu金属化进行溅射并布图，依据目标应用采用不同类型的顶层金属化。对MEMS封装而言，通过增加额外的激光融除步骤允许物理通路到MEMS器件(如图1)来增加COF工艺。也要进行附加的等离子蚀刻使在窗口中积累的聚酰亚胺残余物最小化。接着在COF叠层移去之后把的MEMS器件释放。
3、改进coF/MEMS激光融除工艺
在初始封装分析阶段发现的最严重的问题就是由于激光融除过度的加热造成的MEMS器件翘曲或失效。最易受过热影响的器件是到基板通路的热损耗弱的长、薄结构的器件，诸如热驱动器。另外，MEMS芯片的材料特性也可促成热损坏问题。在350nm状况用连续的氩离子激光完成COF激光融除。由于与融除有关的热问题较少，短脉冲、高瞬时功率激光是较好的。然而，在标准的COF工艺中采用的氩离子激光的使用授权对成本和设备进行限制。在350nm状况下氩离子激光特别会损坏多晶硅试验器件，因为它们实际上吸收那个波长的所有的入射的激光能量。再者，MEMS芯片上未覆盖的顶部多晶硅层特别对热损坏易受影响，因为在融除期间它是直接于激光束的。
3.1、叠层融除概述
如前所述，采用350nm状况下连续不断的氩激光运作完成COF工艺中的激光融除。激光的半功率射束宽度(HPWB)标称为9μm。如图2示出了在融除期间使用的激光扫描图案。对每个通路而言，在6～12 mm对幅中穿过模块表面进行激光扫描，当认为激光束影响模块表面时，使用快门控制。
在交叉通路的末端，使激光正交步进并颠倒过程使另一通路穿过模块。正交步进的数量决定通路之间的重叠数。使用重叠来改进融除的均匀性。由于功率仅为中心激光束的一半，因此在激光束边缘融除较少的聚酰亚胺薄膜单个通路之后，聚酰亚胺薄膜融除的深度是不一致的。选择不是太大或不是太小的重叠是关键的，是在先前通路上得不到足够功率的融除区域的又一机会。大的重叠可产生大量的融除而不足够的重叠将产生不能融除的材料保留于模块上。图3示出了一排留在大块微机电MEMS芯片上的叠层材料。通路问的重叠太小不能认为融除是良好的一致性。扫描率在决定融除工艺特征方面是又一关键性因素，慢扫描率考虑更多的目标时间，将融除更多材料，采用较快的扫描率清除残留的聚酰亚胺薄膜或使过热的目标区域的危险性最小化。
3.2、叠层融除特性
为了测量并分析激光融除工艺，对几个COF封装样品进行测试，由于在实验室激光是设定的，只有限定数目的扫描率是可用的，因此选择150Hz(1350μm/s)作为融除大量材料的扫描率，选择600Hz(5400μm/s)用于抛光融除，清除大量融除后残余材料，只有两个变量参数为通路问的叠层和功率等级。通路问的叠层是调研的第一量，采用改变的叠层融除试验样品来决定哪个叠层将提供最大的一致性。对试验样品的分析表明相邻通路中心之间的间距为3μm，提供最均匀的融除覆盖，在随后的试验中使用此间距来确定融除深度对激光功率变换的敏感性。
下一步就是测量与功率级有函数关系的融除深度，对此试验采用有60μm厚的叠层COF封装样品。当大量融除的激光功率从1～4W变换，融除抛光的功率从1～5W变换时，在试验样品的叠层中融除窗口。伴随特定功率级每个通路，用表面光度仪测量叠层融除的深度。图4示出了这些试验的结果。
3.3、改进的叠层融除工序的研究
描述了激光融除工艺特征之后，对改进的融除进行调研。首先对显示MEMS器件损坏的COF/MEMS模块采用1.6W功率进行融除，然而直到激光进入埋置芯片几个微米之内时，功率才下降，因此对采用较低激光功率的新的融除程序和移去叠层的替代法进行研究和开发。
较低功率融除的第一次尝试没有成功，把激光功率设定到1W，希望只是降低功率会降低MEMS器件损坏的潜在性。然而，在1W(150Hz)状况下融除是缓慢的，并且在几个通路之后出现了过度的残余物，产生了不受欢迎的副作用。再者，残余物开始变硬，对融除造成了困难，不能用O2或CF4/O2等离子蚀刻移除。
下一个程序就是结合高功率融除移去大部分的叠层，接着当融除继续到更接近芯片时降低功率采用2W(150Hz)的功率融除COF/MEMS模块，直到剩下的材料不到10μm。采用3W(600Hz)的融除抛光来移除剩余材料。
此程序比移去大部分叠层的先前的尝试效果更好，并且残余物不变硬，但融除抛光不能彻底移去大量融除后剩下的接近10μm的残余物。虽然采用(CF4/O2)的4小时的等离子灰来除去残余叠层物，但是当除去残余物时，等离子灰循环太长引起了在整个模块上方叠层的分层现象，也开始蚀刻MEMS芯片上的多晶硅。
把实际降低融除诱发损坏方案与前面两次尝试相结合，第一次尝试失败，原因在于1W的功率不能足够融除电介质残余物变硬前的材料。第二程序失败，是由于融除抛光和等离子灰移除之后剩下大量的材料。第三程序的成功是由于采用了三步融除并伴随短的等离子灰移除，高压水擦洗有助于使每个步骤后剩下的残余物最小化，从而使硬化的可能性最小化，此程序的步骤如表1所示。
第一次融除步骤的目的是移除足够的叠层考虑使用设定的低功率，在2W(150Hz)状况下用3个通路完成这一步骤，该步骤移除了第一层聚酰亚胺薄膜和内层胶粘剂(约30μm)。第二融除步骤在1W状况下包括5～7通路，此步骤融除底部聚酰亚胺薄膜(约25μm)，并留下仅仅较低的胶粘剂层通过融除抛光移除。融除抛光(6个通路，3W,600Hz)清除大部分残余物电介质和胶粘剂。
融除之后，使用等离子灰和高压水擦洗，在低功率融除状况下从第二次尝试得到的积极的教训之一就是短的(小于90分钟)等离子灰(CF4/O2)在除去融除抛光后留下的残余物方面是非常有效的。采用低压(约1乇)使封装芯片上氮化物或氧化物蚀刻最小化，最后步骤就是高压水擦洗，为的是除去任何不能保留于MEMS芯片表面上的硅石残余物，在每个融除步骤后也要使用高压擦洗。
3.4、二氧化硅层的热保护
在COF封装之前，把MEMS芯片用保护性二氧化硅涂层覆盖，通过激光融除使其上方区域，初始采用300nm到1μm厚的保护性氧化物使表面诸如反射微镜盘上的残余物最小化。保护性氧化物涂层意外的益处之一就是降低了MEMS器件对激光融除的易损性，即使在1.6W状况下进行融除，氧化物涂层区域中的MEMS器件显示出较少的激光加热损坏的证据。降低损坏最可能的原因是通过氧化物层提供了热隔离。
COF/MEMS工艺中融除首要的是光热现象。采用高于1ms脉宽的聚酰亚胺的紫外激光融除已表明是首要的光热反应现象。在COF/MEMS工艺中采用的激光脉宽可确定为激光束的HPBW覆盖表面上点的时间量。通过此定义，大量融除和融除抛光步骤的脉宽依次为6.67ms和1.67ms，这显示出光热融除是可预料的。
在350nm聚酰亚胺薄膜的光热融除的温度阈值的最小值为850℃，理论化的聚酰亚胺薄膜的最佳的光热融除发生的温度为1100～1500℃。结果，接近聚酰亚胺薄膜融除的任何材料，诸如埋置型MEMS芯片，使经受至少850℃的热源，可能高达1500℃，这一数值的温度最易导致多晶硅结构中的失效发生。
二氧化硅的热传导率为1.0～1.4WK-lm-1，大大低于硅的热传导率160WK-lm-1或多晶硅的热传导率30WK-lm-1。溅射或旋涂玻璃(SOG)氧化物保护层的存在对保护采用顶部多晶硅层的MEMS结构是特别重要的，因为这些器件在表面，否则对融除的热效果没有绝缘作用。
3.5、采用改进的叠层融除协议的结果
改进的融除方案的使用非常成功，图5示出了在COF/MEMS模块中含有一对扫描微镜窗口的融除工艺。图5描绘了(a)2W，(b)1W，(c)3W融除抛光和(d)(CF4/O2)等离子灰之后融除的状况。注意到伴随等离子灰在表面现象的情况，使用与等离子清洗有联系的改进的融除方案极大地降低了试验芯片上激光诱发损坏现象的发生。再者，二氧化硅保护层的使用极大地降低了残余物并且有助于MEMS器件的额外热绝缘的形成。图6示出了经试验发现的封装和组装的扫描微镜，与未封装的控制芯片上相同器件具有相同的运作特性。
4、应用
COF/MEMS工艺拥有部分富有吸引力的MEMS和电子封装的特征。由于采用了直接金属化，芯片互连具有极低的寄生电容和电感。使用的三维封装技术，实际上是把焊盘定位于芯片上任何地方的能力，以及从很多装配技术主宰芯片的能力。当COF/MEMS工艺不能主导每一种类的MEMS器件，存在宽范围的器件诸如微光学器件、RFMEMS、以及微流体器件是适用于此工艺的。成本是此封装工艺的限制之一，为了降低COF工艺的成本需做出极大的努力，对应用于诸如军品及航天电子领域而言，要求其具有独特的性能，主要采用此封装替代品。在本文中证明的MEMS封装技术增加的步骤，不能显著地增加到每个模块的总成本上，由于所做的每个努力是使用本地化的现存的COF工艺的设备和工艺。再者，在文中包含的埋置型叠层理念可通过适于特定能力的折中成本的别的方法实现。
